聯(lián)系我們
東莞市眾升儀器有限公司
業(yè)務(wù)部
聯(lián)系人：陳平
聯(lián)系電話：0769-23131676
傳真號碼：0769-23131096
移動電話：15989633801（微信同號）
Email：ZS1717@163.com
QQ：782352024
地址：東莞市莞城街道東城路莞城段33號405室
公司網(wǎng)址：http://www.leeleeyu.com
文章詳情
電磁干擾降低噪聲的指導(dǎo)原則
日期：2025-06-21 21:04
瀏覽次數(shù)：1825
摘要：
電磁干擾降低噪聲的指導(dǎo)原則
一、抑制噪聲源
1、 采用符合系統(tǒng)要求的*低頻率和*慢上升時(shí)間的時(shí)鐘 ；
2、 如果時(shí)鐘引至板外，應(yīng)將時(shí)鐘電路放在靠近接插件的位置。否則，將時(shí)鐘電路放在電路板中心；
3、 直接將晶體外殼安裝在板上，并將其接地 ；
4、 讓時(shí)鐘信號環(huán)路的面積盡量接近于零 ；
5、 將 I/O 驅(qū)動器放在靠近將其引出電路板的地方 ；
6、過濾進(jìn)入電路板的所有信號；
7、 過濾從高噪聲環(huán)境引出的所有信號 ；
8、 在雙組和四組封裝中端接未使用的運(yùn)放, 方法是將正輸入接地，并將負(fù)輸入與輸出相連 ；
9、 給繼電器線圈加上某種浪涌抑制；
10、 采用 45 度角走線轉(zhuǎn)向，而不是90 度角的走線轉(zhuǎn)向，以減少輻射 。
二、減少噪聲耦合
1、 根據(jù)頻率和換流級別，將印刷電路板上的電路隔離開來 ；
2、 要針對*短的時(shí)鐘走線放置芯片 ；
3、 高速邏輯只用于特定功能 ；
4、 將 I/O 芯片放置在電路板邊緣和接近接插件的位置 ；
5、 如果經(jīng)濟(jì)允許，采用多層板以盡量降低電源和接地電感 ；
6、 在單面和雙面板上采用單點(diǎn)電源和地線布局 ；
7、 采用寬的電源和地線走線 ；
8、 將時(shí)鐘線、總線和片選信號與I/O 線纜和接插件隔離 ；
9、 使數(shù)字信號線，特別是時(shí)鐘，盡量遠(yuǎn)離模擬輸入和參考電壓引腳 ；
10、 使用混合信號數(shù)據(jù)轉(zhuǎn)換器時(shí)，數(shù)字和模擬線路不能交叉。雙方距離要遠(yuǎn) ；
11、 隔離高噪聲和無噪聲導(dǎo)線 ；
12、 使時(shí)鐘信號走線垂直于 I/O 信號 ；
13、 讓時(shí)鐘電路及導(dǎo)線遠(yuǎn)離 I/O 線纜 ；
14、 盡量縮短敏感導(dǎo)線的長度 ；
16、 處理關(guān)鍵線路時(shí), 采用粗的走線，并在線路兩旁放置地線，以建立保護(hù)帶 ；
17、 敏感線路不要與大電流、快速切換的信號并行走線 ；
18、 盡量縮短解耦電容上的導(dǎo)線長度 ；
19、 高速線路應(yīng)該短而直 ；
20、 盡量減少時(shí)鐘和其它周期信號的線路長度 ；
21、 避免在晶振或其它對噪聲敏感的關(guān)鍵電路下走線 ；
22、 對所有進(jìn)入包含敏感電路的封閉區(qū)的導(dǎo)線進(jìn)行濾波 ；
23、 當(dāng)?shù)碗娖叫盘枌?dǎo)線與高噪聲導(dǎo)線在同一個(gè)接插件上時(shí)(例如帶狀電纜)，應(yīng)將其隔離，并放置地線于其間 ；
24、 避免低電平、低頻率線路中的接地環(huán)路 ；
25、 將高噪聲導(dǎo)線擰在一起，以消除互耦 ；
26、 使用集成電路上的所有電源和接地引腳 。
三、減少噪聲接收
1、 盡量避免信號環(huán)路，如果無法避免，則盡量降低環(huán)路面積 ；
2、 使用高頻、低電感的瓷片或多層陶瓷電容器作為集成電路解耦電容 ；
3、 在系統(tǒng)中的每個(gè)集成電路旁放置解耦電容 ；
4、 用大容量鉭電解電容或金屬聚碳酸酯解耦電容，對各個(gè)集成電路解耦電容充電 ；
5、 用小容量高頻電容旁路所有電解電容 ；
6、 如有需要，串連磁珠以加強(qiáng)解耦 ；
7、 隔離信號、噪聲以及硬件的電源和地 ；
8、 如果可能，采用頻率可選的濾波器 ；
9、 使用穿心電容時(shí)，將外部金屬箔接地 ；
10、 將所有未用的輸入連接到電源或地，或?qū)⑺鼈兣渲脼檩敵?/span> ；
11、 旁路所有模擬參考電壓 ；
12、 采用串聯(lián)端接以減少傳輸反射 ；
13、 高性能的模擬和混合信號集成電路不要使用插座 。
一、抑制噪聲源
1、 采用符合系統(tǒng)要求的*低頻率和*慢上升時(shí)間的時(shí)鐘 ；
2、 如果時(shí)鐘引至板外，應(yīng)將時(shí)鐘電路放在靠近接插件的位置。否則，將時(shí)鐘電路放在電路板中心；
3、 直接將晶體外殼安裝在板上，并將其接地 ；
4、 讓時(shí)鐘信號環(huán)路的面積盡量接近于零 ；
5、 將 I/O 驅(qū)動器放在靠近將其引出電路板的地方 ；
6、過濾進(jìn)入電路板的所有信號；
7、 過濾從高噪聲環(huán)境引出的所有信號 ；
8、 在雙組和四組封裝中端接未使用的運(yùn)放, 方法是將正輸入接地，并將負(fù)輸入與輸出相連 ；
9、 給繼電器線圈加上某種浪涌抑制；
10、 采用 45 度角走線轉(zhuǎn)向，而不是90 度角的走線轉(zhuǎn)向，以減少輻射 。
二、減少噪聲耦合
1、 根據(jù)頻率和換流級別，將印刷電路板上的電路隔離開來 ；
2、 要針對*短的時(shí)鐘走線放置芯片 ；
3、 高速邏輯只用于特定功能 ；
4、 將 I/O 芯片放置在電路板邊緣和接近接插件的位置 ；
5、 如果經(jīng)濟(jì)允許，采用多層板以盡量降低電源和接地電感 ；
6、 在單面和雙面板上采用單點(diǎn)電源和地線布局 ；
7、 采用寬的電源和地線走線 ；
8、 將時(shí)鐘線、總線和片選信號與I/O 線纜和接插件隔離 ；
9、 使數(shù)字信號線，特別是時(shí)鐘，盡量遠(yuǎn)離模擬輸入和參考電壓引腳 ；
10、 使用混合信號數(shù)據(jù)轉(zhuǎn)換器時(shí)，數(shù)字和模擬線路不能交叉。雙方距離要遠(yuǎn) ；
11、 隔離高噪聲和無噪聲導(dǎo)線 ；
12、 使時(shí)鐘信號走線垂直于 I/O 信號 ；
13、 讓時(shí)鐘電路及導(dǎo)線遠(yuǎn)離 I/O 線纜 ；
14、 盡量縮短敏感導(dǎo)線的長度 ；
16、 處理關(guān)鍵線路時(shí), 采用粗的走線，并在線路兩旁放置地線，以建立保護(hù)帶 ；
17、 敏感線路不要與大電流、快速切換的信號并行走線 ；
18、 盡量縮短解耦電容上的導(dǎo)線長度 ；
19、 高速線路應(yīng)該短而直 ；
20、 盡量減少時(shí)鐘和其它周期信號的線路長度 ；
21、 避免在晶振或其它對噪聲敏感的關(guān)鍵電路下走線 ；
22、 對所有進(jìn)入包含敏感電路的封閉區(qū)的導(dǎo)線進(jìn)行濾波 ；
23、 當(dāng)?shù)碗娖叫盘枌?dǎo)線與高噪聲導(dǎo)線在同一個(gè)接插件上時(shí)(例如帶狀電纜)，應(yīng)將其隔離，并放置地線于其間 ；
24、 避免低電平、低頻率線路中的接地環(huán)路 ；
25、 將高噪聲導(dǎo)線擰在一起，以消除互耦 ；
26、 使用集成電路上的所有電源和接地引腳 。
三、減少噪聲接收
1、 盡量避免信號環(huán)路，如果無法避免，則盡量降低環(huán)路面積 ；
2、 使用高頻、低電感的瓷片或多層陶瓷電容器作為集成電路解耦電容 ；
3、 在系統(tǒng)中的每個(gè)集成電路旁放置解耦電容 ；
4、 用大容量鉭電解電容或金屬聚碳酸酯解耦電容，對各個(gè)集成電路解耦電容充電 ；
5、 用小容量高頻電容旁路所有電解電容 ；
6、 如有需要，串連磁珠以加強(qiáng)解耦 ；
7、 隔離信號、噪聲以及硬件的電源和地 ；
8、 如果可能，采用頻率可選的濾波器 ；
9、 使用穿心電容時(shí)，將外部金屬箔接地 ；
10、 將所有未用的輸入連接到電源或地，或?qū)⑺鼈兣渲脼檩敵?/span> ；
11、 旁路所有模擬參考電壓 ；
12、 采用串聯(lián)端接以減少傳輸反射 ；
13、 高性能的模擬和混合信號集成電路不要使用插座 。
